PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03174765 A

(43) Date of publication of application: 29.07.91

(51) Int. CI

H01L 27/108 H01L 27/04

(21) Application number: 01320593

(22) Date of filing: 12.12.89

(30) Priority:

19.09.89 JP 01240786

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

IDA JIRO

(54) SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURE THEREOF


(57) Abstract:

PURPOSE: To reduce manufacturing cost by providing a tubular charge accumulation electrode, forming a capacitor dielectric thin film on the inner/outer faces and the top face thereof and the bottom face of contact holes, and providing a capacitor plate electrode sandwiching the dielectric thin film and covering the charge accumulation electrode.

CONSTITUTION: After formation of a field oxide film 42 on a silicon substrate 41, a switching transistor 43 is provided and a first interlayer insulating film 48 is applied entirely. A contact hole 49 is made, on one diffusion layer 46a of the source and drain of the switching transistor 43, through the first interlayer insulating film 48 and a tubular charge accumulation electrode 50 is projected from the side face thereof above the first interlayer insulating film 48. The lower end of the charge accumulation electrode 50 contacts with the surface of the diffusion layer 46a on the bottom of the contact hole 49. A capacitor dielectric thin film 51 is formed on the inner/outer faces and the top face of the charge accumulation electrode 50 and the bottom face of the contact hole 49, and then a plate electrode 52 sandwiching the

dielectric thin film 51 and covering the charge accumulation electrode 50 is provided. By such method, fabrication process is simplified resulting in cost reduction.

COPYRIGHT: (C)1991, JPO& Japio



◎ 公開特許公報(A) 平3-174765

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)7月29日

H 01 L 27/108

С

7514-5F H 01 L 27/10 3 2 5 C

審査請求 未請求 請求項の数 6 (全16頁)

60発明の名称

②特 顧 平1-320593

半導体記憶装置およびその製造方法

22出 願 平1(1989)12月12日

優先権主張

劉平 1 (1989) 9 月19日 3日本(JP) 3 3 特願 平1-240786

(22)発 明 考 井.田 次 郎 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

勿出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

個代 理 人 弁理士 菊 池

1. 発明の名称

半導体配度装置およびその製造方法

- 2. 特許請求の範囲
 - (1) (a) 半導体基板と、

(b) この半導体基板に形成されたトランスファ ゲートとしてのスイッチングトランジスタと、

(c) このスイッチングトランジスタが形成され た前記基板上の全面を覆う絶縁膜と、

(d) この絶縁膜に前記スイッチングトランジス タのソース・ドレインの一方の拡散層上で開けら れたコンタクトホールと、

(e) このコンタクトホールの 側壁面から前 記 絶 縁膜の上方に筒状に突出するように設けられ、下 端はコンタクトホール底面の前記拡散層表面に接 する筒状のキャパシタの電荷蓄積電極と、

(f)この筒状の電荷蓄積電極の内面、外面およ び上端面ならびにコンタクトホールの底面に形成 されたキャパシタ誘電体薄膜と、

図このキャパシタ誘電体薄膜を挟んで前記筒

状の電荷蓄積電極をその内側と外側から覆うよう に形成されたキャパシタのプレート電極とを具備 してなる半導体記憶装置。

(2) (a) 半導体基板と、

(b) この半導体基板に形成されたトランスファ ゲートとしてのスイッチングトランジスタと、

(c) このスイッチングトランジスクが形成され た前記基板上の全面を覆う絶縁膜と、

(d) この絶縁膜に前記スイッチングトランジス タのソース・ドレインの一方の拡散層上で開けら れたコンタクトホールと、

(e) このコンタクトホール底面の前記拡散層表 面に底部が接し、かつコンタクトホールの側壁面 から前記絶縁膜の上方に筒状に突出するように設 けられた有底筒状のキャパシタの電荷蓄積電極と、

(f) この有底筒状の電荷蓄積電極の内面、外面 および上端面に形成されたキャパシタ誘電体薄膜

(8) このキャパシタ 誘電体 薄膜を挟んで前記有 底筒状の電荷蓄積電極をその内側と外側から覆う ように形成されたキャパシタのプレート電極とを 具備してなる半導体記憶装置。

(3) (a) 半導体基板にトランスファゲートとしての スイッチングトランジスタを形成する工程と、

(b) そのスイッチングトランジスタが形成された前記基板上の全面に厚く絶縁膜を形成する工程と、

(c) その 絶 縁 膜 に 前 記 ス イ ッチ ン グ ト ラ ン ジ ス タ の ソ ー ス ・ ド レ イ ン の 一 方 の 拡 散 暦 上 で コ ン タ ク ト ホ ー ル を 開 け る 工 程 と 、

(d) 多結晶半導体層の全面形成および異方性エッチングにより、前記コンタクトホールの側壁面に残存多結晶半導体層からなる筒状のキャパシタの電荷蓄積電極を形成する工程と、

(c) その後、前記絶縁膜を一定の深さまでエッチング除去することにより、前記電荷蓄積電極の上方側部分を前記絶縁膜上に突出させる工程と、

(f) その後、筒状の電荷装積電板の内面、外面および上端面ならびにコンククトホール底面にキャパシタ誘電体薄膜を形成し、さらに筒状の電荷

3

記コンタクトホールを埋め込む工程と、

(e) この絶縁膜を全面異方性エッチングにより コンタクトホール内にのみ残す工程と、

(f) この残存絶縁膜をマスクとして、前記3層構造絶縁膜表面の露出した多結晶半導体層を除去することにより、該多結晶半導体層をコンククトホール内にのみ有底筒状に残し、有底筒状のキャパンタの電荷蓄積電極を形成する工程と、

図その後、コンタクトホール内の残存絶縁膜と3層構造絶縁膜の上層酸化膜を、3層構造においては中間層の窒化膜をマスクとして同時に除去し、さらに中間層の窒化膜を除去することにより、3層構造絶縁膜の下層酸化膜上に前記電荷蓄積電板の上方側部分を突出させる工程と、

(f) その後、有底筒状の電荷蓄積電極の内面、外面および上端面にキャパシタ誘電体薄膜を形成し、さらに有底筒状の電荷蓄積電極をその内側および外側から履うようにキャパシタのプレート電極を形成する工程とを具備してなる半導体記憶装置の製造方法。

蓄積電極をその内側および外側から覆うようにキャパシタのプレート電極を形成する工程とを具備 してなる半導体記憶装置の製造方法。

(4) スイッチングトランジスクが形成された半導体基板の全面を覆う厚い絶縁膜は酸化膜/窒化膜/酸化膜の3層構造であり、前記絶縁膜を一定の深さまでエッチング除去する際は、窒化膜をエッチングストッパとして使用することを特徴とする請求項(3) 記載の半導体記憶装置の製造方法。

(5) (a) 半導体基板にトランスファゲートとしての スイッチングトランジスタを形成する工程と、

(b) そのスイッチングトランジスタ が形成され だ前記基板上の全面に酸化膜/窒化膜/酸化膜の 3 層構造の厚い絶縁膜を形成する工程と、

(c) その 絶縁膜に前 記スイッチングトランジスタのソース・ドレインの一方の拡散層上でコンタクトホールを開ける工程と、

(は) そのコンタクトホールの側壁面および底面ならびに前記絶縁膜表面の全面に多結晶半導体層を形成し、さらにその上に絶縁膜を堆積させて前

4

(6) 多結晶半導体層を全面に形成した後、その上に堆積される絶縁膜は不純物ドーブの絶縁膜とし、この絶縁膜の堆積後、この絶縁膜から前記多結晶半導体層に導電性をもたせるために不純物を拡散によりドーピングすることを特徴とする請求項(5) 記載の半導体記憶装置の製造方法。

3. 発明の詳細な説明

(産桑上の利用分野)

この発明は半導体記憶装置およびその製造方法に係り、詳しくは、ダイナミックランダムアクセスメモリ(以下DRAMと略す)のセル構造およびその製造方法に関するものである。

(従来の技術)

現在、 D R A M セルは、 1 トランジスタ・ 1 キャパシタのセルが主流であり、 キャパシタに 蓄積された 電荷の 有無で 情報を記憶し、 トランジスクのオン・オフで読み出し、 書き込み、 及び記憶保持の動作を行っている。 ここで、 種々のリーク要因に対して一定期間記憶状態を保持するため、 キャパンタには、ある一定の容量値が必要である。

また、α線によるソフト・エラー対策及びセンス・アンプ感度以上の信号を得るためにも、キャバシタは、ある一定の容量値を確保する必要がある。 しかし、DRAMの集積度向上に伴い、小さい面積で一定の容量値を確保することは増々困難となり、セル構造は三次元化に向わざるを得ない。

7

のスタックト・キャパシタで も充分な容量値を確保できなくなる恐れがある。 また、 第 5 図中の a部分での電荷蓄積電極 5 のパターニングは下地段差部上でのパターニングであり、 1 6 メガビット以降寸法が微細化されるに従い増々そのパターニングが困難になる。

1 6 メガビット D R A M 以降、スタックト・キャパシタで充分な容量値を確保するため、種々の工夫がなされている。第 6 図は、'89 Symposium on VLSI Technology) で提案があり、シンポジェーム・オン・V L S I テクノロジ・テクニカル・ダイジェスト'89(Symposium on VLSI Technology Technical Digest'89) (8 - 5) P 67~70に関示されるセル構造の製造工程断面図である。

まず第 6 図 (a) で示すように、 シリコン基板 2 1 上にアイソレーション領域 2 2 (この場合はフィールド・シールド・アイスレーション法を使用している) を形成後、トランスファゲートスイッチングトランジスタのゲート質極 (ワードラインと タ 1 のソース・ドレインの一方の不純物拡散層1 0 a に接続される。そして、このキャパシタ 2 を形成した後、 基板 3 上の全面は第 2 層間絶縁 膜1 1 で覆われ、その上にはピットライン 1 2 は 保護膜 1 3 で履われる。ピットライン 1 2 は、 層間絶縁 膜 8 で1 に開けられたコンククト孔 1 4 を通して、の他方の不純物拡散層 1 0 b に接続されている。

この通常型スタックト・キャパシタ・セルで、キャパシタ2を形成するためのフォトリソ・グラフィ使用回数は3回である。電荷蓄積電極5をソース・ドレインの一方の不純物拡散層10aに接続するためのコンタクト孔9の形成、電荷蓄積電極5の形成、プレート電板7の形成の際の各1回、計3回である。

また、この通常型スタックト・キャパシタ・ セルは、1メガビットDRAM. 4メガビット DRAMで使用される。しかし、16メガビット DRAM以降の高集積DRAMを考えた場合、こ

8

して延在する) 2 3 を形成する。 さらに、 同図 のようにセルフアライメントでサイドウォールスペーサ 2 4 を形成し、 その後、 薄い シリコン窒化膜を形成し、 その一部分をフォトリソエッチングエ程で除去することにより SiNマスク暦 2 5 を形成する。

次に、ポリシリコンを堆積後、核ポリシリコンをフォトリン・エッチング工程でパターニングすることにより、第6図(b)に示すようにポリシリコンパッド26を形成する。

次に、 第 6 図にに示すように、 C V D 法で厚い酸化膜 2 7 を堆積し、 該酸化膜 2 7 を 平坦化した後、 該酸化膜 2 7 にフォトリソエッチング工程で前記ポリシリコンパッド 2 6 上で穴 2 8 を開け、さらにポリシリコン 2 9 を堆積させる。

次に、 異方性 エッチングにより ボリシリコン 2 9 を 前 記 つ 2 8 の 倒面 にの み残した後、 第 6 図 dd に 示すように C V D 酸 化膜 2 7 を ウェットエッチング により除去する。この時、 第 6 図 d) で形成した SiNマ

スク暦 2 5 がエッチングストッパとなる。

しかる後、残存ポリシリコン29とポリシリコンパッド26からなるキャパシタの電荷蓄積電極の表面にキャパシタ誘電体薄膜を形成した後、全面にポリシリコンを堆積させ、そのポリシリコンをフォトリソエッチング工程でパターニングすることにより、第6図(e)に示すようにキャパシタのブレート電極30を形成する。

その後は第 6 図(f) に示すように厚く絶縁膜 3 1 を堆積させた後、ビットラインとトランスファゲートスイッチングトランジスタのソース・ドレインの一方とを接続するための穴 3 2 を前記絶縁膜 3 1 に開け、その穴 3 2 をこの場合はタングステン(W) 3 3 で埋め込む。

このような方法によれば、キャパシタの電荷器ではは、リシリコン29により一部上方に管状に突出したように形成され、その部分においては内側、外側の両面を容量として使用できるようになるので、64メガビットDRAM対応セルサイズでも、キャパシタは充分な容量を確保できる。

1 1

よびその製造方法を提供することを目的とする。 (課題を解決するための手段)

でスクをいっている。 では、イン・カー では、イン・カー では、イン・カー では、カー では

また、第2のこの発明では、上記構造において 電荷蓄積電極は有底筒状とし、その底部を含む電 荷蓄積電極の内面、および外面ならびに上端面に (発明が解決しようとする課題)

この発明は、小さい面積でも充分な容量を確保し、また、電荷蓄積電極のパターニングの困難さを除去し、さらに、キャパシタ部形成にかかるフォトリングラフィエ程を通常型スタックト・キャパシタ・セルより減らして製造工程を短くし製造コストを下げることのできるDRAMセル構造お

1 2

キャパシタ誘電体薄膜を形成する.

さらに第3のこの発明では、上記第1のこの発 明の構造を製造するため次のような製造方法とす る。すなわち、半導体基板にトランスファゲート としてのスイッチングトランジスタを形成後、基 板上の全面に厚く絶縁膜を形成し、この絶縁膜に 前記スイッチングトランジスタのソース・ドレイ ンの一方の拡散層上でコンタクトホールを開ける。 その後、多結晶半導体層の全面形成と異方性エッ チングにより、前記コンタクトホールの側壁面に 残存多結晶半導体層からなる筒状のキャパシタの 電荷蓄積電極を形成した後、前記絶縁膜を一定の 深さまでエッチング除去して、前記電荷蓄積電極 の上方側部分を前記絶縁膜上に突出させる。その 後、筒状の電荷蓄積電極の内面、外面、上端面お よびコンタクトホールの底面にキャパシタ誘電体 確膜を形成し、 さらに筒状の電荷蓄積電極をその 内側および外側から覆うようにキャパシタのプレ ート電極を形成する。

また、第4のこの発明では、このような製造方

法において、半導体基板上に厚く形成される絶縁 膜は酸化膜/窒化膜/酸化膜の3層構造とし、前 記絶縁膜を一定の深さまでエッチング除去する際 は、窒化膜をエッチングストッパとして使用する。

また第5のこの発明では、上記第2のこの発明 の構造を製造するため次のような製造方法とする。 すなわち、半導体基板にトランスファゲートとし てのスイッチングトランジスタを形成後、基板上 の全面に酸化膜/窒化膜/酸化膜の3層構造の厚 い絶縁膜を形成し、この絶縁膜に前記スイッチン グトランジスタのソース・ドレインの一方の拡散 賢上でコンタクトホールを開ける。 その後、この コンタクトホールの倒壁面および底面ならびに前 記絶縁膜表面の全面に多結晶半導体層を形成し、 さらにその上に絶縁膜を堆積させて前記コンタク トホールを埋め込む。その後、この絶縁膜を全面 異方性エッチングによりコンタクトホール内にの み残し、この残存絶縁膜をマスクとして、前記 3 層構造絶縁膜表面の露出した多結晶半導体層を除 去することにより、該多結晶半導体層をコンタク

1 5

さらに第6のこの発明では、このような製造方法において、多結晶半導体層を全面に形成した後、その上に堆積される絶縁膜は不純物ドープの絶縁膜とし、この絶縁膜の堆積後、この絶縁膜から前記多結晶半導体層に導電性をもたせるために不純物を拡散によりドーピングする。

(作用)

上記のような構造および製造方法によれば、キ

1 6

また、キャパシクの電荷蓄積電極を有底筒状に形成すれば、コンタクトホールの底面も電板材料である多結晶半導体層となるので、このコンタクトホールの底面部にも他の部分と同様に良質のキャパシタ誘電体薄膜が形成される。

(実施例)

以下この発明の実施例を図面を参照して説明す

る。

第1図はこの発明のDRAMセル構造の一実施 例を示し、白は平面図、白は断面図である。この 図において、41はP型シリコン基板であり、こ のシリコン基板41にフィールド酸化膜42形成 後、トランスファゲートとしてのスイッチングト ランジスタ 4 3 が設けられている。このスイッチ ングトランジスタ43は、ゲート酸化膜44,ゲ 一ト電極 4 5 、ソース・ドレインとしての一対の 拡散層46a,46bで構成され、ゲート電極 4 5 はフィールド酸化膜 4 2 上にワードライン 47として延在する。そして、このスイッチング トランジスタ43を設けた後、基板41上の全面 は第1 眉間絶縁膜48で覆われており、この第1 層間絶縁膜48には前記スイッチングトランジス タ 4 3 のソース・ドレインの一方の拡散層 4 6 a 上でコンタクトホール49が開けられている。そ して、このコンタクトホール49の側壁面から前 記第1層間絶縁膜48の上方に突出するように簡 状にキャパシタの電荷蓄積電極 5 0 が設けられて

1 9

このような D R A M セルは第 2 図 (a) ~ (h) (この発明の製造方法の第 1 の実施例)に示すようにして製造される。

まず第2図回に示すように、P型シリコン基板 4 1 をLOCOS 法により選択酸化し、約5000人の厚 いフィールド酸化膜42を形成する。次に、基板 4 1 上にゲート酸化膜 4 4 を約 1 6 0 A厚に形成 し、その上にLPCVD 法でポリシリコンを堆積させ、 このポリシリコンに通常の方法で不純物をドーピ ングした後、フォトリソグラフィおよびエッチン グでゲートパターニングを行うことにより、残存 ポリシリコ ンからなるスイッチングトランジスタ 43のゲート電極45を形成し、かつその下のみ にゲート酸化膜44を残す。この時、同時に残存 ポリシリコンによってワードライン47が形成さ れる。なお、ゲート電極材料としてはポリシリコ ンの代りに、ポリシリコン/シリサイドからなる ポリサイドを使用することもできる。 続いて、ゲ ート電極 4 5 をマスクにしてイオン注入法により ヒ素 (As) イオンを基板 4 1 に注入して、該基板

おり、この電荷書積電極50の下端はコンタクト ホール 4 9 底面の前記拡散層 4 6 a の表面に接し ている。また、この筒状の電荷醤積電極50の内 面、外面、上端面およびコンタクトホール49の 底面にはキャパシタ誘電体薄膜51が形成される。 そして、この誘電体薄膜51を挟んで前記筒状の 電荷蓄積電極50をその内側と外側から覆うよう にキャパシタのプレート電極52が設けられてい る。さらにこのようにしてキャパシタを完成させ た上で基板 4 1 上の全面を覆うように第 2 層間絶 経膜53が設けられている。そして、この第2層 間絶縁膜53と第1層間絶縁膜48には、前記ス イッチングトランジスタ 4 3 のソース・ドレイン の他方の拡散層46b上でコンタクトホール54 が開けられており、このコンタクトホール 5 4 を 通して前記拡散層 4 6 b に接続されるようにピッ トライン 5 5 が前記第 2 層間絶縁膜 5 3 上に形成 されている。さらに、このピットライン 5 5 上を 含む全要面を覆うようにパッシベーション膜 5 6 が設けられている。′

2 0

4 1 に ス イ ッ チ ン グ ト ラ ン ジ ス タ 4 3 の ソ ー ス ・ドレ イ ン の 一 対 の 拡 散 暦 4 6 a . 4 6 b を 形 成 する。 こ の 時 、 M ⁻ 暦 形 成 イ オ ン 注 人 . サ イ ド ウ ォ ール 形 成 を 前 に 付 加 し て 、 拡 散 暦 4 6 a . 4 6 b を し D D 構 造 に 形 成 す る こ と も で き る 。 以 上 で ト ラ ン ス フ ェ ゲ ー ト と し て の ス イ ッ チ ン グ ト ラ ン ジ ス タ 4 3 が 完 成 する。

 完成する.

次に、その3 層構造の第1 層間絶縁膜4 8 に、 通常のフォトリングラフィと異方性ドライエッチ ングにより、第2 図(C)に示すようにスイック トランタ43のソース・ドレインの一方の拡 散層46aに質通するようにコンタクトホール 49を開ける。この時、コンタクトホール49に 前記異方性ドライエッチングによりほぼ形 成する。そのカンタクトホール49の を登立るよびに面はいかリコン64を約1000人 堆積させる。

しかる後、このポリンリコン 6 4 を異方性ドライエッチングによりエッチング して、第 2 図 (d) に示すようにコンタクトホール 4 9 の 側壁面にのみ残すことにより、この残存ポリンリコン 6 4 からなる筒状の電荷蓄積電極 5 0 をコンタクトホール4 9 の側壁面にセルフアラインで形成する。

次いで、3層構造の第1層間絶縁膜48のうち上層のシリコン酸化膜63を、中間層のシリコン

2 3

とができるから、 電荷蓄積電極 5 0 と基板 4 1 と のショートを防止することができる。

窒化膜 6 2 をエッチングストッパとしてフッ酸系ウェットエッチング (ドライエッチングでもよい)によりエッチング除去する。 焼いて、 露出したシリコン 窒化膜 6 2 を無リン酸ウェットエッチングにより 除去する。 これにより、 第 2 図(e)に 示すように、 筒状の 電荷 電極 5 0 の上方側部分がシリコン酸化膜 6 1 (薄くなった第 1 層間絶縁膜4 8)の上方に突出した構造となる。

2 4

しかる後、同第2図図のように、全面に第2層間絶縁膜53(NSG膜1000人とBPSG膜5000人程度)をCVD法で堆積させ、この第2層間絶縁膜53の平坦化(BPSG膜フロー)を900 で窒素中の10分程度のアニールにより行う。この時、第2層間絶縁膜53を前述のバイアス BCR法で堆積させて、堆積と同時に平坦化されるようにしてもよい。

そして、平坦化された第 2 層間絶縁膜 5 3 とその下の第 1 層間絶縁膜 (シリコン酸化膜 6 1) に対して、通常のフォトリソエッチング工程により、第 2 図(h)に示すごとくスイッチングトランジスタ4 3 のソース・ドレインの他方の拡散層 4 6 b に貫通するようにコンタクトホール 5 4 を開ける。

その後、LPCVD 法でポリシリコンを1500 A 堆積させ、イオン注入法でリンをポリシリコンに導入した後、スパッタ法でタングステンシリサイドを1500 A 程度再度堆積させ、そのポリシリコン/タングステンシリサイドの2 暦を通常のフォトリソエッチング工程によりパターニングすることによ

 り、前記コンタクトホール 5 4 を通して前記拡散

 層 4 6 b に接続されるピットライン 5 5 を第 2 層間 地 緑 膜 5 3 上 に 第 2 図 cm に 示 す よ う に 形成 す る。

 最後に、 そ の 上 の 全 表 面 に 同 第 2 図 cm に 示 す よ うに パッシベーション膜 5 6 を 形成 する。

2 7

コンタクトホール 4 9 の 個 壁 面 および 底面を含む 全面にポリシリコン 6 4 を形成するまでは第 2 図の第 1 の実施例と同一工程をとる。そこで、ポリシリコン 6 4 の形成工程までは第 4 図 向 ない し (c)中の第 2 図 と同一部分に第 2 図と同一符号を付してその説明を省略する。

コンタクトホール 4 9 の倒壁面および底面ならびにシリコン酸化膜 6 3 の表面の全面にボリンリコン 6 4 を形成したならば、次に第 4 図(d)にですようにその上の全面に絶縁膜としてA * SG膜(に素 * ドーブの酸化膜) 6 6 を C V D 法により堆積させ、コンタクトホール 4 9 を埋め込む。その後に抵抗・コールすることによりA * SG膜 6 6 中のA * を低抵抗・化のために(導電性をもたせるために)ボリンコン 6 4 に拡散させる。

その後、A_{*}SG膜 6 6 を異方性エッチングすることにより、このA_{*}SG膜 6 6 を第 4 図 (e) に示すようにコンタクトホール 4 9 内にのみ残す。

その後、コンタクトホール 4 9 内に残存した A * S G 膜 6 6 をマスクとして、シリコン酸化膜 6 3 合の電荷蓄積電極高さhによる容量を直線bに示 す。ソフトエラー、センスアンプ感度、各種リー ク要因により決まる最低の必要容量値を約20fF とすると、直線りから、電荷蓄積電極50の高さ れを約1.5 皿とすることにより、 6 4 メガビット 対応においても201F以上の容量を確保でき、こ の発明の一実施例のDRAMセルを 6 4 メガビッ トDRAMに使用することができることが分る. また、 1 6 メガビット対応の場合は、 2 0 fF以上 の容量を得る上で、電荷蓄積電極高されは0.8 四 程度でよいことも直線aから分る。このように、 この発明の一実施例の構造ならびに第1の実施例 の製造方法によれば、電荷蓄積電極 5 0 の筒を極 端に高くすることなく充分な容量を得ることがで きる。また、電荷蓄積電極50は筒状に立てるだ けであるから、平面上の面積も小さくてすむ.

第4図はこの発明の製造方法の第2の実施例である。この第2の実施例は、キャバンタの質荷蓄積電極を有底筒状に形成する場合である。この第2の実施例では、第4図回ないし口に示すように

2 8

の表面上の露出したポリシリコン 6 4 を第 4 図 (f) に示すように異方性エッチングで除去する。これにより、ポリシリコン 6 4 はコンタクトホール 4 9 内に有底筒状に残り、有底筒状のキャパシタの電荷電積電極 5 0 がセルファラインで形成される。この有底筒状電荷蓄積電極 5 0 の底部は、コンタクトホール 4 9 底面の拡散層 4 6 a 表面に接する。

り、有底筒状電荷蓄積電極 5 0 は中空状となり、かつ上方側部分はシリコン酸化膜 6 1 (薄くなった第 1 層間絶縁膜 4 8) の上方に突出した構造となる。

なお、この状態で、前述したA·SG膜 6 6 からの A·熱 拡散に代えて、低抵抗化のための不純物ドープをイオン注入で電荷蓄積電極 5 0 に対して行ってもよい。そのようにした時は、第 4 図 (d) で全全に形成されコンタクトホール 4 9 を埋める絶縁にとして、A·SG膜 6 6 に代えてホトレジストあるいは通常の C V D 酸化膜を使用することもできる。

次に、有底筒状電荷蓄積電極 5 0 の内面、外面、上端面を含む全面に第 4 図別に示すようにキャパシタ誘電体 薄膜 5 1 、具体的にはシリコン窒化膜を 5 ~10 nm程度LPCVD 法により堆積させ、さらにその欠陥密度低減、耐圧向上のために、 9 0 0 ℃ 前後のウェット酸素雰囲気中でアニールを施す・次に、同図のように、電極となるポリシリコン 6 5 を約2500人 LPCVD法で堆積させ、これに過常のリ

3 1

第 4 図(j) に示すごとくスイッチングトランジスタ 4 3 のソース・ドレインの他方の拡散層 4 6 b に 質通するようにコンタクトホール 5 4 を開ける。

(発明の効果)

以上詳細に説明したように、この発明の半導体記憶装置およびその製造方法によれば、次のような効果を得ることができる。

① キャパシタの電荷蓄積電極は筒状または有底筒状に立てるだけであるから、平面上での面積

ン拡散法により不純物を導入する。

しかる後、このボリシリコン65をフォトリソエッチング工程によりパターニングして第4図(i)に示すように電荷蓄積電極50部分および必要部分にのみ残すことにより、この筒状の電荷蓄積を50をその内側および外側から覆うプレート電極52を形成する。この時、キャパシタ誘電機51もプレート電極52と同一形状にパターニングされる。

しかる後、同第 4 図(i)のように、全面に第 2 層間 絶縁膜 5 3 (NS G膜1000 A と B PS G膜5000 A 程度)を C V D 法で堆積させ、この第 2 層間 絶縁膜 5 3 の平坦化 (BPS G膜フロー)を 9 0 0 で窒素中の 1 0 分程度のアニールに より 行う。この時、第 2 層間 絶縁膜 5 3 をバイアスECR法で堆積させて、堆積と同時に平坦化されるようにしてもよい。

そして、 平坦化された 第 2 層間 組 縁 膜 5 3 と その下の 第 1 層間 絶 縁 膜 (シリコン酸 化 膜 6 1) に対して、 通常の フォトリソエッチング 工程 により、

3 2

を小さくすることができる。

ない。 したがって、 製造コストを下げることができる。 さらに、 電荷蓄積電極を セルフアラインで形成できれば、 スタックト・キャパシタ製造で最も困難であった 電荷蓄積電極パターニングを容易として、 歩留り、 能率を上げることができる。

3 5

- 切 以上の効果から16メガビットDRAMは勿論のこと64メガビットDRAMに充分に適用可能で、DRAM技術の発展に大きく貢献する。
 4. 図面の簡単な説明


4 1 … P 型 シリコン基 板、 4 3 … スイッチングトランジスタ、 4 6 a … 拡 散 層、 4 8 … 第 1 層間 絶 縁 膜、 4 9 … コンタクトホール、 5 0 … 電 荷 薔 積 電 橋、 5 1 … キャパシク 誘 電 体 薄 膜、 5 2 … ブレート電 極、 6 1 … シリコン酸 化 膜、 6 2 … シリ グ量を正確に制御して、該3層構造絶縁膜の上層酸化膜とコンタクトホール内の埋込み絶縁膜を同時に除去することができ、工程の簡略化を図ることができる。


- (8) キャパシタの電荷蓄積電極を有底筒状に形成すれば、コンタクトホールの底面も電極材料である多結晶半導体層となるので、このコンタクトホールの底面部にも他の部分と同様に良質のキャパシタ誘電体薄膜を形成することができる。

3 6

コン窒化膜、 6 3 … シリコン酸化膜、 6 4 … ポリシリコン、 6 6 … A = SG膜。

特 許 出 顧 人 神 な 気 工 薬 株 式 会 社代 理 人 弁 理 士 菊 池 弘







本発明に係るDRAMセルの第1の製造方法


N M


紙



本発明に係るDRAMセルの第1の製造方法 第 2 図








従来の通常型スタックト・キャバシタ・セルの断面図

図 Ŋ 無

41 : P型シリコン基板 43 :スイッチングトランジスタ 460: 拡散層 48 : 第1層間絶縁膜 49 : コンタフトホール 50 : 電荷蓄積電極 51 : キャパシの影電体薄膜 52 : ブレート電極 61,63 :シリコン酸化膜 62 :シリコン酸化膜 62 : シリコン酸化膜 62 : オリシリコン

本発明に係るDRAMセルの第2の製造方法

図 年 4



従来の改良型スタックト・キャパシタ・セルの製造工程第 6 図